课题来源、选题依据和背景情况；课题研究目的、学术价值或实际应用价值。

课题来源：自选

选题依据：计算机技术和网络技术的发展极大丰富了人们的眼界和接受外界信息的方式，大量敏感重要信息通过公用通信设施和计算机网络进行交换。因此，处理高效的加密和解密数据信息的密码学重新进入人们的视线，它很好的解决了数据机密性保护和身份认证等方面的难题。绪论部分我将介绍密码学的一些概况和数据加密标准的发展过程，接着讨论一下高级加密标准的研究现状，最后给出本文研究的内容和意义以及创新等。

背景情况： 密码学的基本思想是对机密信息进行交换，以保护信息在传送过程中不被非法窃取、解读和利用。

密码体制的分类方法有很多，一般是通过加密算法与解密算法所使用的密钥是否相同的原则分为:对称密钥密码体制和公开密钥密码体制。后者一般基于一个数学上的实现，适用于开放的使用环境，可以安全方便的实现数字签名和认证，通常用于密钥的分配与传输上，但对数据加、解密的速度较慢。而前者的安全性基于复杂的非线性变换，由于其加密速度比公钥密码相对较快，因此是目前商业领域比较重要而流行的一种加密体制。

对称密钥密码体制从加密模式上又可分为:序列密码和分组密码。序列密码使用密钥短的位串生成长的位串，然后再与明文按位模2相加产生密文，它的安全基于密钥的随机性。如果密钥是真正的随机数，则这种密码体制在理论上就是不可攻破的，这也可以称为一次一密乱码本体制。严格的该体制所需的密钥量不存在上限，且很难得到真正意义上的随机数序列。实际中更多的是采用伪随机数序列。为了提高安全强度，伪随机序列的周期要足够长，并且序列要有很好的随机性，但这也很难做到，因此除了一些高度保密的环境以外，很少使用。

应用在网络通信环境中的数据加密方法更多的是采用分组加密体制。分组密码算法通常由加、解密算法和密钥扩展算法两部分组成，密钥扩展算法用于生成m个子密钥。加密算法由一个密码学上的函数f对数据分组进行一系列变换之后，每次与一个子密钥迭代，总共迭代r次完成一个分组加密。分组密码已成为PIesc和SSL等相关协议的应用层数据安全保护的主要手段。

研究目的：在我国，对加密芯片的关注还不是很多，采用AES算法的加密芯片研究更少，本项目的最近科技查新报告显示我国目前只有少数成型的芯片面市，因而对于论文中安全芯片的设计工作，不仅对于我国微电子设计方法领域提供创新性的见解和新的理论依据，而且对于我国的信息产业安全提供了新的保障。

学术价值：本论文中安全芯片的实现采用了美国最新公布的AES加密算法，AES算法被认为是至今为止理论上最为成功的加密算法。该硬件实现的设计具有很大的应用的灵活性和独立性，论文中设计实现的安全芯片可以作为网络安全保护的产品电子钥匙，而对于加密/解密模块单独作为加密/解密运算部件，可以在微处理器的控制下使用，也可以作为独立的专用系统应用。

国内外研究现状、发展动态；查阅的主要文献。

国内外研究现状：

1 算法的研究现状

    目前对高级加密标准算法的研究主要集中在三个方面:设计原理、安全性能分析和统计性能分析。

设计原理方面主要研究算法在设计时所遵循的原则、算法采用的整体结构以及各组成部分的数学基础和性能。

安全性能研究主要集中在分析抵抗现有已知密码攻击方法上，主要包括强力攻击、差分密码分析、线性密码分析、专用攻击和插值攻击。目前对差分密码分析和线性密码分析研究的比较深入，对专用攻击主要集中在基本攻击原理上，对插值攻击的研究主要集中在寻找算法的代数表示。

统计性能主要是研究算法随机化数据的能力，目前有关助Rijndael算法的统计性能方面的研究还较少，所见统计测试在测试项目的选择和测试数据的构造上也不尽相同，但大多测试都基于NIST统计测试工具包进行。

2 硬件实现的研究现状

(1) 一些大学或研究机构提供的AES核

目前部分大学和研究机构提供了AES核，下面以美国乔治梅森大学(GMU)的AES核为代表介绍当前的研究现状。GMU大学所提供的AES核具有以下性能:支持NIST所要求的三种不同密钥长度;加密和解密功能采用了资源共享;密钥调度模块与加解密模块并行进行;在有限的电路面积上具有很高的速度。并且外部接口(如图1-1所示)简单，因此可应用于各种安全协议，如ssL、VPN、IPsee等。

图1-1  GMU大学AES核外部接口

(2) 一些公司所提供的AES核

除了一些大学和研究机构外，某些公司也推出了各自的AES核以供测试，如Helion公司，D’crypt公司、oceanLogic公司等。它们在性能上大体相似，只是在外部接口上不同。oceanLogci公司的AES核外部接口如图所示。

图1-2 Ocean Logic公司AES核外部接口

(3) 性能数据

这里将列出一些研究人员所获得的性能测试结果，如表1-1所示。对一种流行的密码算法，哪怕是过了很短的一段时间，也有过时的倾向，加之部分组织没有公开研究结果以及信息搜集的局限性，所以表中所列数据只是对AES算法FPGA实现性能的总体表现，具有代表性，但不一定是最佳的性能。其中，GMU的12.6Gb/s吞吐量的实现是预测结果，采用128位外部流水线设计。

表1-1 各大公司研究AES实现的比较

发展动态：

我国信息化、网络化建设在技术与装备上对别国的极大依赖性，使信息安全问题尤为突出。据报道，美国出口中国的计算机设备留有“暗门”，供美国政府随时启动，出口中国的计算机系统安全等级也只有CZ级，为美国国防部规定的8个级别中倒数第三。我国的信息网络安全起步较晚，安全防护能力处于发展的初级阶段，与发达国家有较大的差距。当前，国内许多信息网络应用系统尚处于不设防状态，存在很大的风险性:有些重要的网络应用系统使用的安全设备都是从国外直接引进的，难以保证安全利用和有效监控。密码技术特别是加密技术是信息安全技术中的核心技术，国家关键基础设施中不可能引进或采用别人的加密技术，只能自主开发。目前我国在密码技术的应用水平方面与国外还有一定的差距。国外的密码技术必将对我们有一定的冲击力，特别是在加入WTO组织后这种冲击力只会有增无减。因而我们必须自主的开发我们自己的加密解密芯片，从而保证我们信息的安全性。

参考文献    

[1]冯登国,裴定一1密码学导引[M]1北京:科学出版社,19991

[2]NSA1Data Encryption Standard[M]1FIPS PUB 46,19771

[3]何明星,范平志1新一代私钥加密标准AES进展与评述[J]1计算机应用研究,2001,18(10):426.

[4]NIST1Advanced Encryption Standard(AES)[M]1Federal Information Processing Standards Publication,2001.

[5]邵金祥，AES加密算法的FPGA高速设计，西南石油学院硕士学位论文，2005

[6]Chip-Peng Fan, Jun-Kui Hwang. Implementations of High Throughput Sequential and Fully Pipelined AES Processors on FPGA. IEEE Proceeding of 2007 International Symposium on Intelligent Signal Processing and Communication Systems. 2007,353-356.

[8]Jia Zhao, Xiaoyang Zeng, Jun Han, Jun Chen. Very Low-cost VLSI Implementation of AES Algorithm. State-Key Lab of ASIC and System. Fudan University,Shanghai 2004,China

[8]何明星，林昊.AES算法原理及其实现.1994-2007 China Academic Journal Electronic Publishing House,2007,61-63

[9]Rizk, M.R.M.  , Morsy, M. Optimized Area and Optimized Speed Hardware Implementations of AES on FPGA. International Design and Test Workshop,  IEEE.2007(2):207-217

[10]张悦，段哲民，吴晓成.基于AES算法的FPGA实现技术研究.航空计算机,2007，37(1):128-130

[11]武玉华，李艳俊，周玉坤，瓯海文.基于FPGA的AES-128密码算法实现研究.微计算机信息. 2007(23):53-54

[12]吴文玲.简评AES工作模式.中国科学院研究生院学报，2002，19(3):324-333

[13]田建波，孙晓蓉，王育民.DES已被攻破，AES即将诞生.通信保密.1998,(3):1-4

[14]何畏.加密算法的四种主要模式.信息安全和通信保密.2007,(3):82-84

[15]Jia Zhao, Xiaoyang Zeng, Jun Han, Jun Chen. Very Low-cost VLSI Implementation of AES Algorithm.2006 IEEE.223-226

1． 学术构想与思路；主要研究内容及拟解决的关键问题（或技术）

构想与思路：

   由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持 Stratix II 和Cyclone系列。使用Altera串行配置器件来完成。Cyclone器件处于主动地位，配置器件处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

研究内容：

   课题主要解决系统硬件和软件两方面的问题。硬件方面要解决FPGA可编程器件与其外围电路的接口设计的问题；软件方面主要问题是利用Verilog HDL语言完成基于FPGA的电子密码锁的编程问题。除此之外，程序还要完成基本的密码开锁功能，并通过扬声器长时间鸣叫报警。本设计是由FPGA可编程逻辑器件编程实现的控制电路，具体有按键指示、输入错误提示、密码有效指示、控制开锁、控制报警等功能。它具有安全可靠、连接方便、简单易用、结构紧凑、系统可扩展性好等特点。

拟解决的关键问题：

FPGA实现加密芯片ATAES132的控制，用CycloneTV系列芯片，利用NIOS II软核实现对ATAES132的控制，完成加密、解密。

2．拟采取的研究方法、技术路线、实施方案及可行性分析

研究方法：

本系统由主控芯片（FPGA），键盘，显示电路，报警电路和。开/关门电路组成，而主控芯片又可分为按键处理部分，控制部分和译码显示部分

技术路线：

本设计利用Altera公司提供的开发FPGA的集成环境QuartusⅡ，简单易学易用，其可视化、集成化设计环境等优点为大家公认，从设计输入、仿真、编译、综合、布局布线和下载都可以使用这个集成环境来完成。它提供了一种与结构无关的设计环境，我们只需要使用自己熟悉的开发工具，通过软件提供的各种输入方式进行编译、仿真和综合，便可设计出需要的可编程器件。QuartusⅡ能够直接满足特定的设计需要，为可编程器件提供全面的设计环境，它含有FPGA设计所有阶段的解决方案，其设计流程图所示

FPGA设计流程图

此外，QuartusⅡ软件为设计流程的每个阶段提供QuartusⅡ图形用户界面、EDA工具界面和命令行界面。可以在整个流程中只是用这些界面中的一个，也可以在设计流程的不同阶段使用不同的界面。

本设计采用VHDL作为硬件描述语言，因为VHDL能够形象化地表示出电路的结构与行为，支持从系统到逻辑门级所有层次的设计，适合复杂电路和系统设计，除此之外它还是与显示技术相独立的语言，既不束缚于某一特定模拟程序或数字装置，也不把设计方法强加于设计者。其最大的特点是描述能力强，可覆盖逻辑设计的诸多领域和层次，并支持众多硬件模型。因此我们选用VHDL作为DDS设计的硬件描述语言。VHDL程序设计的基本结构如图所示

VHDL程序基本结构图

实现方案：

本系统有8个按键，K0,K1,K2,K3,K4,K5代表数字0-9共10个数字和1个 确认键，1个复位键。密码长度为四位，并且固化在锁内，输入正确密码后，按确认键即可开门，本系统设置为绿灯亮。在输入密码的过程中，当用户键入错误密码时，报警灯红灯亮。按下复位键，可使报警停止，同时清除所有密码显示。 每输入一位数字，密码在数码管上的显示左移一位。即上电后，按确认键即可开门。门开后可通过锁门按钮关门，门关上后要再次输入密码才能开门。在输入密码的过程中，当用户键入错误密码时，系统就会报警，由扬声器发出报警声，当连续三次出现密码错误时，则系统会长时间报警不止，这时必须按警报复位键方可停止。

可行性分析：

由于采用的是可编程逻辑器件FPGA，使得系统有相当大的灵活性，随时可以进行硬件升级、扩展，而且系统设计完善以后还可以将主控的FPGA固化成一片ASIC，那么这块ASIC就可以作为专用的数字密码锁芯片。而且由于硬件可升级，还可随时增加密码位数或增加新的功能，使得密码锁有更高的安全性、可靠性和方便性。

起止时间

主要内容

预期目标

2018.01.06—2018.01.24

2018.01.25—2018.03.22

2018.03.23—2018.04.10

2018.04.11—2018.05.10

2018.05.11—2018.05.25

了解情况，确定论文题目

查阅文献资料，了解论文的基本思路

学习 FPGA 语言、编写程序提取数据

处理数据并分析

撰写并进一步修改论文

确定论文题目

撰写开题报告

学会数据的提取

分析数据并总结

论文完成，准备答辩

指导教师意见

指导教师签字:

                                            年   月   日

指导小组评语和评议结果：

评议结果：□合格      □不合格        教研室主任签字:              

                 年   月   日